使用测试试样测试
控制阻抗线路板

PCB 上的控制阻抗迹线的精度对于纠正 PCB 的性能来说至关重要。

在前面的应用说明中，我们已经介绍了迹线阻抗取决于多种因素，其中包括迹线的尺寸（例如迹线宽度和厚度）以及层叠板和预填材质的厚度和绝缘常数。

对于制造商来说，在开始量产之前，通过建立工程份额来验证铜箔重量、线路宽度和绝缘厚度和绝缘常数，然后再对控制阻抗版本的完整性进行初始检查是比较常用的作法。

甚至是在生产之中，对控制阻抗线路板执行 100% 控制阻抗测试是比较常用的作法（实际上 100% 控制阻抗测试也可能是线路板验收标准的组成部分）。

实际中的测试问题

但是，测试控制阻抗 PCB 时，您将会不断遇到实际的困难。例如，对于控制阻抗迹线来说，有些地方无法检验到也是司空见惯的事。尽管可以添加附加线路来测试迹线，但这样做将会影响迹线性能并将占用难得的线路板空间。

其他问题也可能突然出现：

• 板层没有在 PCB 上相互连接，而这将导致测量结果不够精确。 
• 为获取精确和一致的测试结果，测试应该至少在长度为 150mm 的笔直单一迹线上进行 — 实际的 PCB 迹线通常要比这一长度短的多。 
• PCB 迹线很少是长直的铜箔 — 它们通常会包括连接到电路组件的分支和层与层之间通路，作出精确的测量是非常困难的。

要排除这些困难，通常的作法是不在线路板上进行测试，而是在制造线路板的同时生产的测试试样以及在与 PCB 相同的面板上来进行测试。 

测试试样

测试试样通常是较小的 PCB，大小约为 200x30mm ，并且和主 PCB 具有相同的分层和迹线结构。

例如，试样将包括与主 PCB 上的控制阻抗相同的线路宽度和铜箔重量的迹线，这些迹线所在的板层也和主 PCB 上的控制阻抗相同。试样定位于再现实际的线路板覆膜、蚀刻和层叠板条件。在线路面板的末端制造一个试样，用于验证整个面板的性能的一致性是一种常规作法。

在印刷电路进行生产的时候，用于控制阻抗迹线的孔径代码同时也将用于试样上测试迹线的生产。试样是在主 PCB 生产的同时生产的，因此试样将体现与 PCB 相同的阻抗。迹线的阻抗要依赖于所有 PCB 的尺寸和电子属性，因此将试样用于测试是一种对于生产质量和一致性进行验证的精确和可靠测试。

本图显示了包含两个微波传输带迹线和两条带状线迹线的线路板的测试试样。表面上的方垫用于标识电源和接地层的参考点。参考层通常借助于覆膜穿过孔径，然后再次从方垫中引出来。

两个微波传输带由 L1 及其参考层 L2，L7 及其参考层 L6 构成（在板层的上下表面上）。

两个带状线由夹在 L2 和 L4 之间的参考层 L3，以及夹在 L4 和 L6 之间的参考层 L5 构成。

试样层的剖面图如下所示。

试样将使用和线路板相同的焊接屏蔽要求。试样上的导线模式的设计将完全复制线路板上的条件。例如，如果线路板的导线布置为直角形状，那么相同的交叉样式也将用于试样的交叉部位

Polar Instruments Ltd

Garenne Park, St Sampson, Guernsey, Channel Islands GY2 4AF, UK
http://www.polarinstruments.com

电话：+44 (0) 1481 253081 传真：+44 (0) 1481 252476 Polar Instruments