|
|
|
|
Applikationsschrift 129 Charakterisierung des Fertigungsprozesses für impedanzkontrollierte Leiterplatten |
|
| |
|
Prozesscharakterisierung Der CITS25 Field Solver Impedanzkalkulator ist ein gut geeigneter Ausgangspunkt für Nominalwerte von Leiterbahnbreiten. Die Leistungsfähigkeit der CITS25 und aller anderen Field Solver Tools zur Impedanzberechnung beruht jedoch auf der Annahme von “idealen” Materialien. Leider erweist sich dies in der Praxis als nicht ganz so einfach. Leiterplatten bestehen aus einer Zusammensetzung von Glas und Harz mit unterschiedlichen elektrischen Eigenschaften und die Fertigungsprozesse variieren zwischen den Leiterplattenherstellern. Um dem Prozess völlig zu kontrollieren, ist es erforderlich, Testpanele mit verschiedenen Designs zu fertigen, um die Abweichungen von der Theorie zu erfassen. Die gewonnenen Daten können dann mit den Leiterplattenentwicklern besprochen werden , um eine maximale Ausbeute zu erzielen. Die Fertigung von Testmustern mit minimalen Leiterbahnbreiten erlauben eine Abschätzung wie sich die Ausbeute bei geringeren Leiterbahnbreiten reduziert. Somit können die Kosten wesentlich genauer kalkuliert werden. Idealerweise fertigen Sie Panele mit Standard-Testcoupons, wobei jeder Coupon eine Anzahl von Impedanzen und Strukturen aufweist. Nach der Fertigung werden die tatsächlichen Impedanzwerte gemessen. Stellen Sie sicher, dass das Impedanzmessystem mit einer rückführbaren Referenz kalibriert wurde. (Eichleitungen oder kalibrierte halbflexible Impedanzstandards) Die Laminathersteller stellen die Dielektrika für verschiedene Laminate zur Verfügung. Eine Dielektrizitätskonstante von 4.2 ist ein üblicher Wert für FR4. (Wenn Sie differentielle Strukturen untersuchen, beachten Sie bitte die Applikationsschrift AP125 über das Verhalten von FR4) Durch das Anfertigen einer Tabelle mit einem Vergleich zwischen den gemessenen und theoretischen Werten ermitteln Sie die Varianz des Prozesses zur theoretischen Kalkulation. Sie können dann das Testpanel mit den erforderlichen Korrekturen erneut fertigen, um Werte möglichst nahe am gewünschten Ergebnis zu erzielen. Nach mehreren Annäherungen haben Sie ein besseres Verständnis Ihres Prozesses um gemeinsam mit den Leiterplattenentwicklern eine optimale Ausbeute zu erzielen. Beachten Sie, dass eine enge Zusammenarbeite zwischen Leiterplattenentwickler und Hersteller mit steigenden Signalfrequenzen und schmäleren Leiterbahnen immer wichtiger wird. Entwickler mit weniger Erfahrung auf diesem Gebiet sind oft überrascht, dass der Leiterplattenhersteller sie kontaktiert und um Autorisierung von kleinen Änderungen der Leiterbahnbreite in den Gerber-Daten bittet. Schliffbilder sollten ebenfalls zur Analyse herangezogen werden. Wenn Daten mit der Theorie verglichen werden, beachten Sie bitte, dass Testsysteme meist nur ca. 60% der Couponlänge zur Messung heranziehen. Wenn die Messwerte stark von der Theorie abweichen, so kann der Grund hierfür ein Schliffbild eines nicht gemessenen Bereiches sein. Es wird empfohlen, mehrere Schliffbilder entlang der Leiterbahn anzufertigen und die Ergebnisse zu mitteln. |
|
|
| |
|
Wünschen Sie
weitere Informationen? | |
|
| |
|
Polar Instruments Ltd Garenne Park,
Guernsey, GY2 4AF, UK Tel: +44 1481 253081 Fax: +44 1481 252476 © Polar Instruments 2000 |
|
|
| |
|
©
Polar Instruments 2000. Polar Instruments pursues a policy of continuous
improvement. The specifications in this document may therefore be changed
without notice. All trademarks recognised. | |
