AP150
DC導体抵抗を指定する12の主な理由 English
- 1v が普通になり非常に大きなノイズが発生します。特に数アンペアの供給電流を使用するプロセッサや高電流を流すデバイスなどでノイズが発生します。
導体対抗が強すぎると受信側でコモン モードの問題が
発生します。
長くて細い導体および上記ギガビット イーサネットや LVDS などの高速直列バスの場合には、導体抵抗が強すぎると信号減衰が大きくなります。
- 3 mils （75 ミクロン）もしくはそれ以下の導体の場合
頻繁に抜き差しする PC カードはで、これは固有の抵抗を使用することで物理的な部品の追加なしに有効な機能達成する低コスト対策のための意図的な応用の一つで、他にはスイッチング パワーサプライの感知抵抗、または低温アプリケーションのヒータ導体にも使用されています。
回路の設計者が引き回す十分な電源グランド層がない場合に電源周りを再度チェックすることを意味します。
低電圧環境では電源の許容差が % で見た場合同じであったとしても問題が発生する前に損失する mV の実数が減少するので、これらの電源トラックの直列抵抗が重要であるということを知った上で、低電圧ロジックを増やすために追加されます。
microvia の導体抵抗が予想よりも高いため早い段階で見つけることができます。
これは一般的に普通に行われていることですが、線が細くなるに従って線幅をさらに狭めることによって減衰が大きくなり伝送線路周りの立ち上がり時間が遅くなる境界点に達します。
これは 5 項目 と対極にある対策で、薄い導体固有のバルク 抵抗がクロックや高速データラインの高周波要素を「殲滅」し製品のEMC規制を満たすためのコスト削減の一環として使用されています。
1/4 オンスの銅箔 (0.35 １/1000 インチ）を使用する動きがありますが、ただ外形を薄くしていくだけでは直列損失を避けることはできません。
完成品で、設計者が完成 RDC モデルをモデル化とシミュレーション ツールに使用する合理的な考えがあればさらによくなります。
そこではサイズとスペースによる設計上の制約があるため、DC抵抗はアンテナの効率的な設計において特に重要です。
電源周りの設計者は常に DC 抵抗に気を配ってきましたが、基板の動作速度が早くなるに従って、低供給電圧と相まったサイズの小型化は DC 抵抗が高速基板における損失の大きな要因になるということを意味しています。これらの損失は EMC 対策には有効ですが、ほとんどの場合損失によって最大動作速度と線路の長さが制限されます。実際の抵抗および生産上のばらつきを知ることは設計者に大変役に立ちます。
お問い合せ ポーラー・インストルメンツ
製品ご購入のご相談、または特性インピーダンスのご相談など、お気軽にお問い合わせ下さい。
月曜～金曜 9:00～18:00 (土日祝祭日、年末年始を除く)
TEL 045-339-0155
FAX 045-333-0051
〒240-0005
神奈川県横浜市保土ヶ谷区神戸町134番地 横浜ビジネスパーク ウエストタワー11階
ポーラー・インストルメンツでは常に改善を心がけています。よって、本書の仕様は予告なく変更される場合がありあます。無断転載を禁ず